Single-chip 5.8 GHz ETC transceiver IC with PLL and demodulation circuits using SiGe HBT/CMOS

Toru Masuda, Ken Ichi Ohhata, Nobuhiro Shiramizu, Satoshi Hanazawa, Masaki Kudoh, Yuko Tanba, Yusuke Takeuchi, Hiromi Shimamoto, Toshio Nagashima, Katsuyoshi Washio

研究成果: Conference article査読

24 被引用数 (Scopus)

抄録

A single-chip 5.8 GHz ETC transceiver IC with PLL and demodulator uses SiGe HBT/CMOS. The fully integrated ETC chip includes a 31 dB- gain RX stage, an ASK demodulator, and a high-precision RSSI. The PLL is constructed with a varactor-tuned LC-VCO and a low-power BiCMOS synthesizer. The TX stage incorporates a transformer-transferred single-ended PA.

本文言語English
ページ(範囲)96-97+449+85
ジャーナルDigest of Technical Papers - IEEE International Solid-State Circuits Conference
出版ステータスPublished - 2002 1月 1
外部発表はい
イベント2002 IEEE International Solid-State Circuits Conference - San Francisco, CA, United States
継続期間: 2002 2月 32002 2月 7

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「Single-chip 5.8 GHz ETC transceiver IC with PLL and demodulation circuits using SiGe HBT/CMOS」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル