Self-aligned ultra thin HFO 2 CMOS transistors with high quality CVD TaN gate electrode

C. H. Lee, J. J. Lee, W. P. Bai, S. H. Bae, J. H. Sim, X. Lei, R. D. Clark, Y. Harada, Masaaki Niwa, D. L. Kwong

研究成果: Paper査読

22 被引用数 (Scopus)

抄録

In this paper, we have demonstrated and characterized self-aligned, gate-first CVD TaN gate n- and p-MOS transistors with ultra thin (EOT=11∼12Å) CVD HFO 2 gate dielectrics. These transistors show no sign of gate deletion and excellent thermal stability after 1000°C, 30s N 2 anneal. Compared with PVD TaN devices, the CVD TaN/HfO 2 devices exhibit lower leakage current, smaller CV hysteresis, superior interface properties, higher transconductance, and superior electron and hole mobility.

本文言語English
ページ82-83
ページ数2
出版ステータスPublished - 2002 1 1
外部発表はい
イベント2002 Symposium on VLSI Technology Digest of Technical Papers - Honolulu, HI, United States
継続期間: 2002 6 112002 6 13

Other

Other2002 Symposium on VLSI Technology Digest of Technical Papers
国/地域United States
CityHonolulu, HI
Period02/6/1102/6/13

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「Self-aligned ultra thin HFO <sub>2</sub> CMOS transistors with high quality CVD TaN gate electrode」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル