HIGH-SPEED AND HIGH-CODING-GAIN VITERBI DECODER WITH LOW POWER CONSUMPTION EMPLOYING SST (SCARCE STATE TRANSITION) SCHEME.

S. Kubota, K. Ohtani, S. Kato

研究成果: Article査読

18 被引用数 (Scopus)

抄録

A high-speed and high-coding-gain Viterbi decoder LSI with low power consumption is developed using CMOS masterslice LSI. By employment of the SST (scarce state transition) scheme, this LSI achieves a good P//e performance (4. 2 db net coding gain at P//e equals 1 multiplied by 10** minus **6), reduction of power consumption and number of gates with low development costs.

本文言語English
ページ(範囲)491-493
ページ数3
ジャーナルElectronics Letters
22
9
出版ステータスPublished - 1986 1 1

ASJC Scopus subject areas

  • 電子工学および電気工学

フィンガープリント

「HIGH-SPEED AND HIGH-CODING-GAIN VITERBI DECODER WITH LOW POWER CONSUMPTION EMPLOYING SST (SCARCE STATE TRANSITION) SCHEME.」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル