Architecture of a high-performance stereo vision VLSI processor

Masanori Hariyama, Seunghwan Lee, Michitaka Kameyama

研究成果: Article査読

抄録

A motion-stereo VLSI processor is designed with a 0.5 μm single-polysilicon double-metal CMOS processor. The processor occupies 12.8 mm × 10.5 mm for four images of a size 128 × 128 and a window size of 16 × 16. The time required for 3D instrumentation is 2.07 ms. The performance is 16 times faster than that of the special purpose fully-pipelined VLSI processor without the concurrent memory access scheme.

本文言語English
ページ(範囲)329-332
ページ数4
ジャーナルAdvanced Robotics
14
5
DOI
出版ステータスPublished - 2000

ASJC Scopus subject areas

  • ソフトウェア
  • 制御およびシステム工学
  • 人間とコンピュータの相互作用
  • ハードウェアとアーキテクチャ
  • コンピュータ サイエンスの応用

フィンガープリント

「Architecture of a high-performance stereo vision VLSI processor」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル